一个用于将文字转换为字模位图并生成 SystemVerilog 代码的跨平台应用程序。
- ✅ Windows
- ✅ Linux
- ✅ macOS (未测试)
- ✅ Android
- ❌ iOS (需自行构建,且未经测试)
- ❌ Web (遇到了问题,暂未部署)
- 在 Releases 页面 下载最新版本的安装包或压缩包
- 启动应用程序
- 在
输入文字框中输入要转换的文本 - 调整字体、大小、间距等参数
- 点击
生成字模按钮 - 查看左侧预览栏中的栅格化效果
- 从右侧代码框复制生成的 SystemVerilog 代码
- 使用 SystemVerilog 进行 FPGA/ASIC 设计中,需要字模数据时
- ……
采用 MIT 许可证开源,详情请参阅 LICENSE 文件。